DFT设计工程师

工作职责:
负责整SOC芯片DFTSignoff;
负责全芯片的测试计划, 测试结构定义,编写测试文档;
完成芯片可测性逻辑设计;
配合物理设计工程师完成芯片物理设计时序收敛;
配合测试厂完成芯片测试的调试工作;
任职资格:
本科以上,电子、计算机相关专业,三年以上DFT工作经验;
熟悉Verilog语言,能熟练完成RTL代码的可测性设计,包括:Scan、MBIST、BSD、ATPG等;
熟悉主流可测性设计EDA工具 ,如Tessent、DFT Compiler、TetraMAX、DC、NC-Verilog等;
熟悉LINUX操作系统,熟练使用Tcl、Perl、Shell编程语言;
熟悉超大规模集成电路可测性设计,了解深亚微米芯片工艺及可测性设计流程,具有成功流片经验;
有芯片DDR/PCIE IP DFT集成经验,有整芯片DFT Signoff经验,了解CP/FT测试流程者优先;
工作地点:成都